PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-161867

(43) Date of publication of application: 26.06.1989

(51)Int.CL

H01L 29/78 H01L 21/265

(21)Application number : 62-318978

(71)Applicant: KAWASAKI STEEL CORP

(22)Date of filing:

18.12.1987


(72)Inventor: YASUDA TAKASHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a minute MOSFET with high reliability which has a gate length of submicron order and excellent controllability of manufacturing process, by forming simultaneously a first impurity doped region of low concentration and a second impurity doped region of concentration higher than the first impurity, the layers being formed by doping impurity having a conductivity type inverse to a semiconductor substrate by using a step-type side wall and a gate electrode as a mask.

CONSTITUTION: The whole surface of a second film 12 and an SiO2 film 11 are continuously etched by sputter-etching or reactive ion etching of intense anisotropy, and second films 131, 132 and SiO2 film 101, 102 being side walls of a gate electrode 4 are left. By reactive plasma etching capable of selective exfoliation or chemical liquid exfoliating, the film 131, 132 are eliminated, thereby leaving step-type side walls 1011, 1012; 1021, 1022 on the electrode side



surface. By using the gate electrode 4 and the left films 101, 102 as masks, N+ layers 71, 72 being high concentration impurity region, and N- layers 81, 82 being low concentration impurity region are simultaneously formed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(11) Japanese Unexamined Patent Application Publication No. 1-161867

(Embodiment)

Figs. 1(a) to 1(d) are sectional views which show the steps when an n-channel MOSFET is fabricated by a method of the present invention. As shown in Fig. 1(a), on a silicon substrate 1 containing a p-type impurity with a concentration of 1 x 10¹⁵ atoms cm⁻³, an element isolation region 2, i.e., a field oxide film, is formed to delimit an element region. After a gate oxide film 9 with a thickness of approximately 5 to 50 nm is formed on a predetermined area in the element region, a polycrystalline silicon film with a thickness of 0.1 to 0.5 µm is formed, followed by patterning to form a gate electrode 4. An SiO₂ film 11 with a thickness of approximately 100 to 400 nm is then formed as a first film over the entire surface by a CVD method using SiH₄ as a reactant gas. A second film 12 composed of a BPSG film, Si₃N₄ film, or photoresist film with a thickness of 100 to 1,000 nm is formed further thereon by a CVD method using SiH₄, PH₃, B₂H₆, or the like as a reactant gas.

Next, as shown in Fig. 1(b), the second film 12 and the SiO_2 film 11 are continuously etched by sputter etching or reactive ion etching which is strongly anisotropic so that second films 13_1 and 13_2 and SiO_2 films 10_1 (10_{11} and 10_{22}) and 10_2 (10_{21} and 10_{22}) remain as sidewalls at both sides of the gate electrode 4.

Next, as shown in Fig. 1(c), the second films 13_1 and 13_2 are selectively removed by reactive plasma etching or chemical etching so

that stepped sidewalls (10_{11} and 10_{12} ; 10_{21} and 10_{22}) remain at both sides of the electrode. Using the gate electrode 4 and the remaining SiO_2 films 10_1 and 10_2 as masks, an n-type impurity, such as phosphorus or arsenic, is ion-implanted at an accelerating voltage of 30 to 100 KeV and with an implant dose of 10^{12} to 10^{16} atoms cm⁻², followed by activation by high-temperature treatment at 900 to 1,100°C and diffusion. Thereby, n^+ layers 7_1 and 7_2 which are high-concentration impurity regions and n^- layers 8_1 and 8_2 which are low-concentration impurity regions are simultaneously formed. At this stage, SiO_2 films 14 are formed over the n^+ layers 7_1 and 7_2 which are high-concentration impurity regions and the field oxide film 2.

In such a manner, source/drain regions comprising the low-concentration n^- layers 8_1 and 8_2 and high-concentration n^+ layers 7_1 and 7_2 which are self-aligned by the gate electrode 4 and the SiO₂ films 10_1 and 10_2 can be obtained by one impurity implantation step.

Next, as shown in Fig. 1(d), as in the conventional treatment, the entire surface is covered with an SiO₂ film, BPSG film, or PSG film 3 by a CVD method, contact holes are formed, and a drain electrode 5, a source electrode 6, and other lines composed of an Al-Si film are formed.

(Second Embodiment)

Another embodiment of the present invention is shown in Fig. 5. As shown in Figs. 5(a) to 5(e), sidewalls comprising oxide films 10_1 and 10_2 and second films 13_1 and 13_2 are formed at both sides of a gate electrode 4 by the same steps (shown in Figs. 5(a) and 5(b)) as those

shown in Figs. 1(a) and 1(b) in the previous embodiment. Next, as shown in Fig. 5(c), a step of forming low-concentration n^- layers 15_1 and 15_2 using the sidewalls and the gate electrode 4 as masks is added, and as shown in Figs. 5(d) and 5(e), a semiconductor device is fabricated by the same steps as those shown in Figs. 1(c) and 1(d).

@ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-161867

@Int_Cl_4

識別記号

庁内整理番号

❷公開 平成1年(1989)6月26日

H 01 L 29/78 21/265

3 0 1 L - 8422-5F L - 7738-5F

審査請求 未請求 発明の数 2 (全6頁)

9発明の名称 半導体装置の製造方法

到特 期 昭62-318978

20出 頭 昭62(1987)12月18日

個発明者 安田

幸 千葉県千葉市川崎町 1 番地 川崎製鉄株式会社技術研究本

部内

⑪出 顋 人 川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28号

四代 理 人 弁理士 杉村 暁秀 外1名

明 和 書

- 1. 発明の名称 半導体装置の製造方法
- 2. 特許請求の範囲
 - 1. 半導体基板上に未子價域を面成すかとでは、 2 では、 3 では
 - 2. 半導体基板上に素子領域を画成する工程と、 この素子領域上にゲート酸化膜を介してゲー ト電極を形成する工程と、前記素子領域上に

3. 発明の辞細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法に係り、特に高 集積化及び高速化が可能で、かつ信頼度の高い微 細なMOSFETの製造に好適な半導体装置の製 造方法に関するものである。

(従来の技術)

大規模集積回路(LSI)の高集積化が進むにつれてLSIに用いられる素子は散細化の一途をたどっている。かかる微細な素子ではソース・ドレイン間の耐圧の低下やホットキャリア注入による長期信頼性の低下といった種々の問題が生じてくる。かかる問題を解決するためにドレインに傍における電界を緩和して衝突電離によるホットキャリアの低減を図る試みがなされており、その1つにアイイーディーエム・テクニカル・ダイジェスト 1981年、第651年、第651年にいるような低渡度ドレイン(Lightly Doped Drain)構造(以下LD 構造と称する)がある。

第3図はnチャネルMOSFETを例にとって LDD構造の代表的な構成を断面図で示す。この LDD構造のMOSFETを造るためにはまず最初P型シリコン基板Iにゲート電極 4 をマスクと して用いてn導電型を呈する不純物をドープし、 低濃度の内薄のn- 層 81、83を形成した後ゲー ト電極4の側面に通常の処理で形成した側壁10..

10. 及びゲート電極4を再びマスクとして用いてゲート電極4から離れた箇所に n 導電型を呈する不純物をドープして高濃度の n* 層 7... 7.2 を形成する工程を採用している。MOSFETのソース・ドレイン間の新圧はドレイン増における電界の強さに依存するため、このように低濃度領域8... 8.を設けることによりこの領域で電界が緩和され、従って上配耐圧を向上させることができる。更に、この領域で電界が緩和されることによりホットキャリアの発生も抑制することができる。

(発明が解決しようとする問題点)

層の寄生抵抗が大きくなり、MOSFETの相互 コンダクタンスが低下するという問題がある。

本発明は上述した従来技術の問題点を解決し、サブミクロン領域のゲート長を有する製造工程の制御性に優れた信頼度の高い敬細なMOSFETを製造することのできる半導体装置の製造方法を提供することを目的とする。

(問題点を解決するための手段)

本発明半導体装置の製造方法は半導体基板上に 条子領域を画成する工程と、この集子領域上にだった電極を形成の膜を不可してが一ト電極を形成の膜を形成の膜を形成の膜を形成の膜を形成の間に対して第1の膜があら成の間を形成が一ト電極の関係と、この階段はであるの間がある。この階段はでは逆の場合を形成である。この階段はでは逆の場合を形成である。この階段はでは逆の場合をである。この階段はでは逆の場合をである。この階段はでは逆の場合をである。この階段はでは一大の間に対している。 を変更の第1の不純物ドープ領域を同時に形成する。 工程とを具えることを特徴とする。

、又、本発明半導体装置の製造方法は半導体基板 上に素子領域を画成する工程と、この素子領域上 にゲート酸化膜を介してゲート電極を形成するエ 程と、前記素子領域上に第1の護及び第2の膜を 形成する工程と、前記ゲート電極側面に前記第1 の膜及び第2の膜から或る側壁を形成する工程と、 この側壁及び前記ゲート電極をマスクとして用い て前記半導体基板とは逆の導電型を呈する不執物 をドープして第1の不純物ドープ領域を形成する 工程と、前記ゲート電極側面に前記第1の膜から 成る階段状の側壁を形成する工程と、この階段状 の創璧及び前記ゲート電極をマスクとして用いて 前起半導体基板とは逆の導電型を呈する不能物を ドープして前記第1の不純物ドープ領域の濃度と は異なる濃度の第2の不純物ドープ領域を形成す る工程とを具えることを特徴とする。

(作 用)

上述した本発明半導体装置の製造方法では、ゲート電優4とその側面に形成された階段状の側壁

10.1. 10.12. 10.21、10.21とをマスクとして用いて不純物をドープするため、低濃度の不純物領域8.1. 82のゲート電極4の下部への拡散を必要長く、実効チャネルの形でき、実効チャネルでは、82の横方できる。又、低濃度不純物領域8.1. 82の横方の低濃度不純物領域8.1. 82のが過度なかにこれが、電界緩和のよれるがある。というの低濃度不純物領域8.1. 82のの当時ではなり、電界緩和のの音を上れるがある。

(実施例)

第1図(a)~(d)は本発明方法により n チャネルM O S F E T を製造する場合の類次の工程を示す断面図である。第1図(a)に示すように、1×10¹¹原子・cm⁻³の濃度のP型不純物を含むシリコン基板1上に素子分離領域2 即ちフィール P 酸化膜を形成して素子領域を面成し、この素子領域の所定区域上に厚さが約5~50 nm程度のゲート酸化膜9を形成した後厚さが 0.1~0.5 μm の多結晶シリコ

ン膜を取け、これにパターンニング処理を施して ゲート電極4を形成する。次いで反応ガスとして SiH₄を用いたCVD法により全面に厚さ100~ 400 na程度の SiO₂ 膜11を第1の膜として形成し、 更に、この上に反応ガスとして SiH₄, PH₃, 8₂H₄ 等を用いたCVD法により全面に8PSG膜又はSi₂N₄ 膜或いはフォトレジスト膜から成る厚さ100~1000 naの第2の膜12を形成する。

次に、第1 図的に示すように、第2の膜12及び Si0。膜11を異方性の強いスパッタエッチング又 は反応性イオンエッチングにより連続して全面エッチングを施してゲート電極4の側面に側壁である第2の膜131、132及び Si02 膜101(1011、1022)、102(1021、1022)を残存させる。

次いで第1図(C)に示すように、第2の展13:. 1 3.を選択的に剝離できる反応性プラズマエッチン グ又は裏優剝離により除去することによって電極 側面に随及状の何壁10:. 10:: 10:. 10:. 2を残 存させる。ゲート電極4と残存の SiO: 膜10:. 10: とをマスクとして用い、加速電圧30~100

KeV、打ち込みドーズ量101°~101°原子・cm-*の条件で解及び砒素等のn型不純物をイオン打ち込みした後、900 七~1100 七の高温処理により活性化し、かつ拡散し、高濃度不純物領域である n*層71、72及び低濃度不純物領域である n*層 81、82を同時に形成する。この際、高濃度不純物領域である n*層 71、7。上及びフィールド酸化膜2上にSi0.額14が形成される。

このようにして、ゲート電猫 4 及び SiG。膜 10, 1

この後、第1図のに示すように、従来の処理と 同様の処理を施して全面をCVD法により SiOa pp Tは BPS6 pp 或いは PSG pp 3で で で で ない、コンタク トホールを開口し、A1-Si pp によるドレイン電極 5、ソース電極 6 その他の配線を形成する。

本実施例によれば低濃度の n 層 8, 82 は、 側壁である SiO, 膜 10, 10, のゲート電極 4 に 第2図は本発明方法を用いて形成された不純物打ち込み領域の深さ方向の不純物分布を示す説明図である。図中、(a)は例壁 SiO。膜10・2・10×1の下部の不純物分布、(a)はソース・ドレイン領域に対する SiO。膜14の下部の不純物分布を夫々に対する SiO。膜14の下部の不純物分布を夫々に対する。これらの図から明らかなように、1回の不純物打ち込み処理により高濃度不純物領域7... 7.及び低濃度不純物領域8... 8.2を自己整合的に得ることができる。更に、n 領域7... 7.及びn 領域8... 8.2の不純物濃度の差は側壁10.1, 102.

1/2

の厚さを制御することにより適切に得ることがで きる。

又、本実施例によれば制御性の高い何壁 SiO。 膜10:.. 10:2. 10:3. 10:2.をマスクとして用いる ことにより、制御性の左程良好でないサイドウォ ールを一回形成するだけで緩やかな不純物勾配を 有する n- 層81. 82を得ることかできる。 イン (第2実施例)

本発明の他の例を第5図に示す。本例では第5図(a)~(c)に示すように、前例の第1図(a)及び(b))によっした工程と同一の工程(第5図(a)及び(b))によりゲート電極4の個面に酸化膜101.102及び第2の膜131、132から成る側壁を形成した後、第5図(c)に示すように、この側壁及びゲート電極4をマスクとして用い低温度のn-層151、152を形成する工程を追加し、その後第1図(c)及び(d)に示すように半導体装置を製造する。本実施例では低濃度のn-層151、152を形成することにより高濃度のn-層71、72及び半導体基板1から成る接合の容量を小さくすることができる。

(発明の効果)

上述した本発明半導体装置の製造方法によれば、 ゲート電極から離れた位置から不純物を打ち込む ため、ソース・ドレイン領域間の距離(実効チャ ネル長)を大きくとることができる。これがため

4. 図面の簡単な説明

第1図(a)〜(d)は本発明半導体装置の製造方法の一実施例の製造工程を示す断面図。

第2図(a)〜のは本発明における不純物ドープ領域の不純物分布を示す説明図、

第3図は従来のLDD構造のMOSFETの一例を示す断面図、

第4図は従来のLDD構造における不祹物ドー

ブ領域の不純物分布と、本発明方法を用いて形成された不純物ドープ領域の不純物分布とを比較した説明図、

第5図(a)~(c)は本発明半導体装置の製造方法の他の例の製造工程を示す新面図である。

1 ··· P型シリコン基版 2····フィールド酸化物

3…層間抱縁膜 4…ゲート電極

5, 6 ···Al-Si 配練

7:. 7: …高濃度不純物領域

81, 82, 151, 152 …低濃度不純物領域

9…ゲート酸化膜

10:1. 10:2. 10:1. 10:2・・ゲート何壁


11. 14··· SiO. 膜


12. 13₁. 13₂…8PSG胰又はSi₃N。 膜又はフォトレスト膜


特開平1-161867 (5)

第 1 図

(a) p-Si(b) $\frac{100}{3}$ $\frac{100}{100}$ $\frac{100}{2}$ $\frac{100}{3}$ $\frac{100}{2}$ $\frac{132}{9}$ $\frac{100}{2}$ $\frac{132}{9}$ $\frac{100}{2}$ $\frac{100}{7}$ $\frac{100}{10}$ $\frac{100}{10}$







緻

特開平1-161867 (8)

